【研究種目】挑戦的研究(萌芽)

【研究領域課題番号】18K19786

【審査区分】中区分60:情報科学、情報工学およびその関連分野

【研究期間】2018-06-29〜2020-03-31

【研究キーワード】秘密計算 / 準同型暗号 / 高速化 / マルチコア / アクセラレータ / FPGA / 完全準同型暗号 / 行列積

【配分額】6,370千円 (直接経費: 4,900千円、間接経費: 1,470千円)

研究成果の概要

本研究では、準同型暗号方式により暗号化された値による行列積計算の高速化手法の検討を行う探索型の研究である。得られた高速化方式に基づき、深層学習フレームワークでの利用を目指す。本研究により、汎用プロセッサのSIMD演算化で対象となる行列積処理を構成する重要な計算部分2カ所をそれぞれ最大5.53倍、3.73倍高速化することができた。また、アクセラレータ利用時に重要となるデータ転送ユニットを開発した。さらに、最小限の演算量で必要な計算を可能とするように、演算精度と計算速度の検討・評価を行い、畳み込み層5層削減した並列処理で認識精度およそ8ポイント、認識速度でおよそ54%の向上が確認できた。

【研究種目】基盤研究(C)

【研究領域課題番号】15K00085

【研究分野】計算機システム

【研究期間】2015-04-01〜2018-03-31

【研究キーワード】ヘテロジニアスマルチコア / 自動並列化コンパイラ / アクセラレータ / マルチコア / 並列化コンパイラ

【配分額】4,680千円 (直接経費: 3,600千円、間接経費: 1,080千円)

研究成果の概要

本研究では、CPU、アクセラレータ、及びデータ転送ユニットの柔軟な連携を可能とするヘテロジニアスマルチコアのコンパイラ及びアーキテクチャを開発した。本研究による主な成果の一つとして、アクセラレータ用LLVMバックエンドコンパイラを含むコンパイルフローを開発し、コンパイルしたプログラムを開発したFPGAテストベッドで評価したところ、1CPU実行に対して24.91倍の性能向上が得られたことが挙げられる。

【研究種目】基盤研究(B)

【研究領域課題番号】24360165

【研究分野】制御工学

【研究期間】2012-04-01〜2015-03-31

【研究キーワード】制御理論 / 大規模システム / 非線形システム / 実時間最適化 / 時空間パターン

【配分額】13,910千円 (直接経費: 10,700千円、間接経費: 3,210千円)

研究成果の概要

大規模かつ複雑なシステムでも最適に制御できるよう，非線形最適制御問題を高速に解くアルゴリズムについて研究し，さまざまな分野への応用を検討した．たとえば，大規模システムを制御する場合の最適化計算効率化，制御の応答を見通しよく調整する方法の提案，アルゴリズムのプログラミングを自動化するツールの開発などの成果を得た．そして，熱流体における温度や流速の制御，鉄鋼プロセスにおける製品ばらつきの抑制，高度下水処理施設の水質制御，スマートグリッドにおける需要誘導，浮体式洋上風力発電施設の発電量と動揺の制御など，多岐にわたる問題でアルゴリズムの有効性を示した．

【研究種目】若手研究(B)

【研究領域課題番号】23700064

【研究分野】計算機システム・ネットワーク

【研究期間】2011〜2013

【研究キーワード】コンピュータアーキテクチャ / マルチコア / メニーコア / アーキテクチャシミュレーション / 並列化アプリケーション / アーキテクチャシミュレータ

【配分額】4,290千円 (直接経費: 3,300千円、間接経費: 990千円)

研究概要

本研究では、マルチコア・メニーコアのアーキテクチャシミュレーションにおいて、並列化されたアプリケーションをマルチコア上で実行するという前提の基、シミュレーションの精度を適宜切り替えながら、高速かつ高精度にシミュレーションを行う手法を提案する。
本手法を4つの異なる特性を持つアプリケーションを用い、16コアのマルチコアアーキテクチャを想定して評価した結果、最大443倍の速度向上を誤差0.52%で得ることができ、平均では218倍の速度向上を2.76%の誤差で得られることが確認できた。

【研究種目】若手研究(B)

【研究領域課題番号】15700074

【研究分野】計算機システム・ネットワーク

【研究期間】2003〜2005

【研究キーワード】計算機アーキテクチャ / 並列計算機 / コンパイラ

【配分額】3,600千円 (直接経費: 3,600千円)

研究概要

本年度は、昨年度に引き続きソフトウェア協調動作型チップマルチプロセッサ用のデータローカリティ最適化およびデータ転送最適化に関する研究を行なった。本研究では、データを共有するタスク群に着目し、プロセッサコアローカルなキャッシュやローカルメモリのサイズを考慮してこれらのタスクを分割し各プロセッサコアに割り当て、キャッシュやローカルメモリの有効利用を図る。さらに、残存するデータ転送を、プロセッサコアに割り当てたタスクとオーバラップして行うことにより、データ転送オーバヘッドの隠蔽を図る。具体的には、MPEG2エンコーデイング処理やJPEG2000エンコーディング処理などのマルチメディアデプリケーションをターゲットとして、これらのアプリケーションに自動的にデータローカリティ最適化とデータ転送最適化手法を適用し、チップマルチプロセッサ上で効率よく動作させるためのソフトウェア・ハードウェア協調動作技術の開発とその評価を行なった。評価の結果、とりわけMPEG2エンコーディング処理では動作周波数400MHz時で逐次実行に対し8プロセッサ使用時で7.97倍、動作周波数2.8GHz時で逐次実行に対し8プロセッサ使用時で6.54倍の速度向上率を得られることが確認できた。MPEG2エンコーディングプログラムに対する本データローカリティ最適化およびデータ転送最適化は、自動並列化コンパイラによりほぼ自動的に行われる。より多くのアプリケーションに対して本手法を自動的に適用し対象アプリケーションを拡大することは今後の課題である。