Conference Paper 2010 IEEE : Institute of Electrical and Electronics Engineers A 45nm 37.3GOPS/W heterogeneous multi-core SoC
45nm 37.3GOPS/Wヘテロジニアス・マルチコアSoC
Yoichi Yuyama, Masayuki Ito, Yoshikazu Kiyoshige, Yusuke Nitta, Shigezumi Matsui, Osamu Nishii, Atsushi Hasegawa, Makoto Ishikawa, Tetsuya Yamada, Junichi Miyakoshi, Koichi Terada, Tohru Nojiri, Makoto Satoh, Hiroyuki Mizuno, Kunio Uchiyama, Yasutaka Wada, Keiji Kimura, Hironori Kasahara, Hideo Maejima
Digest of Technical Papers - IEEE International Solid-State Circuits Conference
【抄録】A 648 MHz 153.8 mm 2 45 nm CMOS SoC integrates eight general-purpose CPUs, four dynamically reconfigurable processors, two 1024-way matrix-processors, peripherals and interfaces. Using core enhancement, DDR3-I/F improvement and clock buffer deactivation, this SoC achieves 37.3 GOPS/W at 1.15 V.
【抄録日本語訳】648 MHz 153.8 mm 2 45 nm CMOS SoC は、8個の汎用 CPU、4個の動的再構成可能プロセッサ、2個の1024ウェイマトリクスプロセッサ、周辺機器およびインタフェースを集積しています。コアの強化、DDR3-I/Fの改善、クロックバッファの非活性化により、1.15Vで37.3GOPS/Wを達成したSoCです。